- Ynlieding ta PCIe 5.0-spesifikaasjes
De PCIe 4.0-spesifikaasje waard yn 2017 foltôge, mar it waard pas stipe troch konsuminteplatfoarms mei de 7nm Rydragon 3000-searje fan AMD, en earder brûkten allinich produkten lykas superkompjûters, hege-snelheidsopslach fan bedriuwsklasse en netwurkapparaten PCIe 4.0-technology. Hoewol PCIe 4.0-technology noch net op grutte skaal tapast is, hat de PCI-SIG-organisaasje al lang in rapper PCIe 5.0 ûntwikkele, de sinjaalsnelheid is ferdûbele fan 'e hjoeddeiske 16GT/s nei 32GT/s, de bânbreedte kin 128GB/s berikke, en de ferzje 0.9/1.0-spesifikaasje is foltôge. De v0.7-ferzje fan 'e PCIe 6.0-standerttekst is nei leden ferstjoerd, en de ûntwikkeling fan 'e standert leit op koers. De pinsnelheid fan PCIe 6.0 is ferhege nei 64 GT/s, wat 8 kear dy fan PCIe 3.0 is, en de bânbreedte yn x16-kanalen kin grutter wêze as 256GB/s. Mei oare wurden, de hjoeddeiske snelheid fan PCIe 3.0 x8 fereasket mar ien PCIe 6.0-kanaal om te berikken. Wat v0.7 oanbelanget, hat PCIe 6.0 de measte funksjes berikt dy't oarspronklik oankundige waarden, mar it enerzjyferbrûk is noch fierder ferbettere.d, en de standert hat nij de L0p-stroomkonfiguraasje-gear yntrodusearre. Fansels, nei de oankundiging yn 2021, kin PCIe 6.0 op syn ierst yn 2023 of 2024 kommersjeel beskikber wêze. Bygelyks, PCIe 5.0 waard goedkard yn 2019, en it is pas no dat d'r tapassingsgefallen binne.
Yn ferliking mei de foarige standertspesifikaasjes kamen PCIe 4.0-spesifikaasjes relatyf let. PCIe 3.0-spesifikaasjes waarden yn 2010 yntrodusearre, 7 jier nei de ynfiering fan PCIe 4.0, sadat de libbensdoer fan PCIe 4.0-spesifikaasjes koart wêze kin. Benammen guon leveransiers binne begûn mei it ûntwerpen fan PCIe 5.0 PHY fysike laachapparaten.
De PCI-SIG-organisaasje ferwachtet dat de twa noarmen noch in skoftke neist elkoar bestean sille, en PCIe 5.0 wurdt benammen brûkt foar apparaten mei hege prestaasjes mei hegere trochfiereasken, lykas GPU's foar AI, netwurkapparaten, ensafuorthinne, wat betsjut dat PCIe 5.0 wierskynliker ferskynt yn datasintrum-, netwurk- en HPC-omjouwings. Apparaten mei minder bânbreedteeasken, lykas buroblêden, kinne PCIe 4.0 brûke.
Foar PCIe 5.0 is de sinjaalsnelheid ferhege fan PCIe 4.0's 16GT/s nei 32GT/s, noch altyd mei 128/130-kodearring, en de x16-bânbreedte is ferhege fan 64GB/s nei 128GB/s.
Neist it ferdûbeljen fan 'e bânbreedte bringt PCIe 5.0 oare feroarings mei, lykas it feroarjen fan it elektryske ûntwerp om de sinjaalintegriteit te ferbetterjen, efterútkompatibiliteit mei PCIe, en mear. Derneist is PCIe 5.0 ûntworpen mei nije noarmen dy't latency en sinjaaldemping oer lange ôfstannen ferminderje.
De PCI-SIG-organisaasje ferwachtet de 1.0-ferzje fan 'e spesifikaasje yn it earste fearnsjier fan dit jier te foltôgjen, mar se kinne noarmen ûntwikkelje, mar se kinne net kontrolearje wannear't it terminalapparaat op 'e merk yntrodusearre wurdt, en it wurdt ferwachte dat de earste PCIe 5.0-apparaten dit jier debutearje sille, en mear produkten sille yn 2020 ferskine. De needsaak foar hegere snelheden hat de standertynstelling lykwols derta oanset om de folgjende generaasje fan PCI Express te definiearjen. It doel fan PCIe 5.0 is om de snelheid fan 'e standert yn 'e koartste mooglike tiid te ferheegjen. Dêrom is PCIe 5.0 ûntworpen om gewoan de snelheid te ferheegjen nei de PCIe 4.0-standert sûnder oare wichtige nije funksjes.
Bygelyks, PCIe 5.0 stipet gjin PAM 4-sinjalen en omfettet allinich de nije funksjes dy't nedich binne om de PCIe-standert yn steat te stellen om 32 GT/s yn 'e koartste mooglike tiid te stypjen.
Hardware-útdagings
De grutste útdaging by it tarieden fan in produkt om PCI Express 5.0 te stypjen sil relatearre wêze oan de kanaallingte. Hoe rapper de sinjaalsnelheid, hoe heger de dragerfrekwinsje fan it sinjaal dat troch de PC-board wurdt oerdroegen. Twa soarten fysike skea beheine de mjitte wêryn't yngenieurs PCIe-sinjalen kinne ferspriede:
· 1. Ferswakking fan it kanaal
· 2. Refleksjes dy't foarkomme yn it kanaal fanwegen impedânsjeûnderbrekkingen yn pinnen, ferbiningen, trochgeande gatten en oare struktueren.
De PCIe 5.0-spesifikaasje brûkt kanalen mei -36dB demping by 16 GHz. De frekwinsje 16 GHz fertsjintwurdiget de Nyquist-frekwinsje foar digitale sinjalen fan 32 GT/s. Bygelyks, as it PCIe5.0-sinjaal begjint, kin it in typyske peak-to-peak-spanning fan 800 mV hawwe. Nei it trochgean fan it oanrikkemandearre -36dB-kanaal giet lykwols elke oerienkomst mei in iepen each ferlern. Allinnich troch it tapassen fan transmitter-basearre lykmeitsjen (de-aksintuearjen) en ûntfanger-lykmeitsjen (in kombinaasje fan CTLE en DFE) kin it PCIe5.0-sinjaal troch it systeemkanaal gean en sekuer ynterpretearre wurde troch de ûntfanger. De minimale ferwachte eachhichte fan in PCIe 5.0-sinjaal is 10mV (nei lykmeitsjen). Sels mei in hast perfekte transmitter mei lege jitter ferminderet in wichtige demping fan it kanaal de sinjaalamplitude oant it punt wêr't elk oar type sinjaalskea feroarsake troch refleksje en oerspraak sletten wurde kin om it each te herstellen.
Pleatsingstiid: 6 july 2023
