- Yntroduksje ta PCIe 5.0 spesifikaasjes
De PCIe 4.0-spesifikaasje waard foltôge yn 2017, mar it waard net stipe troch konsuminteplatfoarms oant AMD's 7nm Rydragon 3000-searje, en earder allinich produkten lykas supercomputing, enterprise-klasse hege snelheid opslach, en netwurkapparaten brûkten PCIe 4.0 technology.Hoewol PCIe 4.0-technology noch net op grutte skaal tapast is, hat de PCI-SIG-organisaasje al lang in flugger PCIe 5.0 ûntwikkele, de sinjaalrate is ferdûbele fan 'e hjoeddeistige 16GT / s nei 32GT / s, de bânbreedte kin 128GB / berikke. s, en de ferzje 0.9 / 1.0 spesifikaasje is klear.v0.7 ferzje fan de PCIe 6.0 standert tekst is stjoerd nei leden, en de ûntwikkeling fan de standert is op koers.De pin-rate fan PCIe 6.0 is ferhege nei 64 GT / s, dat is 8 kear dat fan PCIe 3.0, en de bânbreedte yn x16-kanalen kin grutter wêze as 256GB / s.Mei oare wurden, de hjoeddeistige snelheid fan PCIe 3.0 x8 fereasket mar ien PCIe 6.0-kanaal om te berikken.Wat v0.7 oanbelanget, hat PCIe 6.0 de measte funksjes berikt dy't oarspronklik oankundige binne, mar it enerzjyferbrûk is noch fierder ferbettered, en de standert hat nij yntrodusearre de L0p macht konfiguraasje gear.Fansels, nei de oankundiging yn 2021, kin PCIe 6.0 op syn betiidst kommersjeel beskikber wêze yn 2023 of 2024.Bygelyks, PCIe 5.0 waard goedkard yn 2019, en it is allinich no dat d'r tapassingsgefallen binne
Yn ferliking mei de foarige standert spesifikaasjes kamen PCIe 4.0 spesifikaasjes relatyf let.PCIe 3.0-spesifikaasjes waarden yntrodusearre yn 2010, 7 jier nei de ynfiering fan PCIe 4.0, sadat it libben fan PCIe 4.0-spesifikaasjes koart wêze kin.Benammen guon leveransiers binne begûn te ûntwerpen PCIe 5.0 PHY fysike laach apparaten.
De PCI-SIG-organisaasje ferwachtet dat de twa noarmen in skoft tegearre bestean, en PCIe 5.0 wurdt benammen brûkt foar apparaten mei hege prestaasjes mei hegere trochfiereasken, lykas Gpus foar AI, netwurkapparaten, ensafuorthinne, wat betsjut dat PCIe 5.0 is mear kâns te ferskine yn data sintrum, netwurk, en HPC omjouwings.Apparaten mei minder bânbreedte easken, lykas buroblêden, kinne PCIe 4.0 brûke.
Foar PCIe 5.0 is de sinjaalsnelheid ferhege fan PCIe 4.0's 16GT/s nei 32GT/s, noch mei 128/130 kodearring, en de x16-bânbreedte is ferhege fan 64GB/s nei 128GB/s.
Neist it ferdûbeljen fan de bânbreedte bringt PCIe 5.0 oare feroarings, it feroarjen fan it elektryske ûntwerp om sinjaalyntegriteit te ferbetterjen, efterútkompatibiliteit mei PCIe, en mear.Derneist is PCIe 5.0 ûntworpen mei nije noarmen dy't de latency en sinjaaldemping oer lange ôfstannen ferminderje.
De PCI-SIG-organisaasje ferwachtet dit jier de 1.0-ferzje fan 'e spesifikaasje te foltôgjen yn Q1, mar se kinne noarmen ûntwikkelje, mar se kinne net kontrolearje wannear't it terminalapparaat yn' e merk ynfierd wurdt, en it wurdt ferwachte dat de earste PCIe 5.0 apparaten sille debút dit jier, en mear produkten sille ferskine yn 2020. Lykwols, de needsaak foar hegere snelheden frege it standert lichem te definiearjen de folgjende generaasje fan PCI Express.It doel fan PCIe 5.0 is om de snelheid fan 'e standert yn' e koartst mooglike tiid te ferheegjen.Dêrom is PCIe 5.0 ûntworpen om de snelheid gewoan te ferheegjen nei de PCIe 4.0-standert sûnder oare wichtige nije funksjes.
Bygelyks, PCIe 5.0 stipet gjin PAM 4-sinjalen en befettet allinich de nije funksjes dy't nedich binne om de PCIe-standert yn te skeakeljen om 32 GT / s yn 'e koartst mooglike tiid te stypjen.
Hardware útdagings
De grutte útdaging by it tarieden fan in produkt om PCI Express 5.0 te stypjen sil relatearre wurde oan kanaallingte.De flugger it sinjaal taryf, hoe heger de drager frekwinsje fan it sinjaal oerdroegen fia de PC board.Twa soarten fysike skea beheine de mjitte wêryn yngenieurs PCIe-sinjalen kinne propagearje:
· 1. Attenuation fan kanaal
· 2. Refleksjes dy't foarkomme yn it kanaal troch impedance discontinuities yn pins, Anschlüsse, troch-gatten en oare struktueren.
De PCIe 5.0-spesifikaasje brûkt kanalen mei -36dB-demping by 16 GHz.De frekwinsje 16 GHz stiet foar de Nyquist-frekwinsje foar 32 GT / s digitale sinjalen.Bygelyks, as it PCIe5.0-sinjaal begjint, kin it in typyske peak-to-peak spanning hawwe fan 800 mV.Lykwols, nei it trochjaan fan it oanrikkemandearre -36dB-kanaal, is elke oerienkomst mei in iepen each ferlern.Allinich troch it tapassen fan transmitter-basearre lykmakker (de-aksintuearjen) en ûntfanger-egalisaasje (in kombinaasje fan CTLE en DFE) kin it PCIe5.0-sinjaal troch it systeemkanaal passe en sekuer ynterpretearre wurde troch de ûntfanger.De minimale ferwachte eachhichte fan in PCIe 5.0-sinjaal is 10mV (post-equalisaasje).Sels mei in hast perfekte stjoerder mei lege jitter, ferminderet signifikante attenuaasje fan it kanaal de sinjaalamplitude oant it punt wêr't elke oare soarte sinjaalskea feroarsake troch refleksje en oerspraak kin wurde sluten om it each te herstellen.
Post tiid: Jul-06-2023
