De PCI-SIG Organisaasje hat de offisjele frijlitting fan 'e PCIe 6.0-spesifikaasjestandert v1.0 oankundige, dy't foltôging ferklearje.
Trochgean fan 'e konvinsje, bliuwt de bânbreedtesnelheid ferdûbelje, oant 128GB / s (unidirectional) by x16, en om't PCIe-technology full-duplex bidireksjoneel gegevensstream mooglik makket, is de totale twa-wei trochfier 256GB / s.Neffens it plan sille d'r kommersjele foarbylden wêze 12 oant 18 moannen nei de publikaasje fan 'e standert, dy't oer 2023 giet, moat earst op it serverplatfoarm wêze.PCIe 6.0 sil op syn betiidst oan it ein fan it jier komme, mei in bânbreedte fan 256GB / s
Werom nei de technology sels, PCIe 6.0 wurdt beskôge as de grutste feroaring yn 'e hast 20-jierrige skiednis fan PCIe.Om earlik te wêzen, is PCIe 4.0 / 5.0 in lytse modifikaasje fan 3.0, lykas de 128b / 130b-kodearring basearre op NRZ (Non-Return-to-Zero).
PCIe 6.0 oerskeakele nei PAM4-puls AM-sinjalearring, 1B-1B-kodearring, ien sinjaal kin fjouwer kodearring (00/01/10/11) steaten wêze, dûbelje de foarige, wêrtroch maksimaal 30GHz-frekwinsje mooglik is.Om't PAM4-sinjaal lykwols kwetsberder is dan NRZ, is it foarsjoen fan FEC-foarútflaterkorreksjemeganisme om sinjaalfouten yn 'e keppeling te korrigearjen en gegevensyntegriteit te garandearjen
Neist PAM4 en FEC is de lêste grutte technology yn PCIe 6.0 it brûken fan FLIT (Flow Control Unit) kodearring op it logyske nivo.Yn feite, PAM4, FLIT is net in nije technology, yn 'e 200G + ultra-hege snelheid Ethernet is lang tapast, dy't PAM4 mislearre om grutskalige promoasje fan de reden is dat de fysike laach kosten is te heech.
Derneist bliuwt PCIe 6.0 efterút kompatibel.
PCIe 6.0 bliuwt de I / O-bânbreedte te ferdûbeljen nei 64GT / s neffens de tradysje, dy't wurdt tapast op 'e eigentlike PCIe 6.0X1 unidirectional bânbreedte fan 8GB / s, PCIe 6.0 × 16 unidirectional bânbreedte fan 128GB / s, en pcie 6.0 × 16 bidirectionele bânbreedte fan 256GB / s.PCIe 4.0 x4 SSDS, dy't hjoed in soad brûkt wurde, sil allinich PCIe 6.0 x1 nedich wêze om it te dwaan.
PCIe 6.0 sil trochgean mei de 128b / 130b-kodearring yntrodusearre yn it tiidrek fan PCIe 3.0.Neist de orizjinele CRC is it nijsgjirrich om te notearjen dat it nije kanaalprotokol ek de PAM-4-kodearring stipet brûkt yn Ethernet en GDDR6x, ferfangt PCIe 5.0 NRZ.Mear gegevens kinne yn deselde tiid yn ien kanaal wurde ynpakt, lykas ek in meganisme foar korreksje fan gegevensflater mei lege latency bekend as foarút flaterkorreksje (FEC) om tanimmende bânbreedte mooglik en betrouber te meitsjen.
In protte minsken kinne fragen, PCIe 3.0-bânbreedte wurdt faak net brûkt, PCIe 6.0 is wat gebrûk?Troch de tanimming fan data-hongerige applikaasjes, ynklusyf keunstmjittige yntelliginsje, wurde IO-kanalen mei rappere oerdrachtsnelheden hieltyd mear de fraach fan klanten yn 'e profesjonele merk, en de hege bânbreedte fan PCIe 6.0-technology kin de prestaasjes fan produkten dy't hege IO fereaskje folslein ûntsluten. bânbreedte ynklusyf accelerators, masine learen en HPC-applikaasjes.PCI-SIG hopet ek te profitearjen fan 'e groeiende auto-yndustry, dy't in hot plak is foar semiconductors, en de PCI-Special Interest Group hat in nije PCIe Technology-wurkgroep foarme om te fokusjen op hoe't jo de oanname fan PCIe-technology yn' e automotive kinne ferheegje yndustry, om't de ferhege fraach fan it ekosysteem nei bânbreedte evident is.Lykwols, as de mikroprosessor, GPU, IO apparaat en gegevens opslach kinne wurde ferbûn oan it gegevens kanaal, PC te krijen de stipe fan PCIe 6.0 ynterface, moederbord fabrikanten moatte wêze ekstra foarsichtich te regeljen de kabel dy't kin omgean hege-snelheid sinjalen, en chipsetfabrikanten moatte ek relevante tariedings meitsje.In wurdfierder fan Intel wegere te sizzen wannear PCIe 6.0-stipe sil wurde tafoege oan apparaten, mar befêstige dat de konsumint Alder Lake en serverside Sapphire Rapids en Ponte Vecchio PCIe 5.0 sille stypje.NVIDIA wegere ek te sizzen wannear PCIe 6.0 sil wurde yntrodusearre.BlueField-3 Dpus foar datasintra stipet lykwols al PCIe 5.0;De PCIe Spec spesifisearret allinich de funksjes, prestaasjes en parameters dy't moatte wurde ymplementearre op 'e fysike laach, mar spesifisearret net hoe't dizze moatte wurde ymplementearre.Mei oare wurden, fabrikanten kinne ûntwerpe de fysike laach struktuer fan PCIe neffens harren eigen behoeften en werklike betingsten te garandearjen funksjonaliteit!Kabelfabrikanten kinne mear romte spylje!
Post tiid: Jul-04-2023
